07-2005_043-045.pdf

S P R Z Ę T

Procesory ARM

ﬁrmy OKI

Obniżenie kosztów wytwarzania zaawansowanych

układów LSI przyczyniło się do szybkiego

upowszechnienia mikrokontrolerów 32–bitowych,

wśród których najpopularniejsza okazuje

się architektura typu RISC zgodna z ARM.

Firma OKI Semiconductors, światowy lider

w dziedzinie produkcji zaawansowanych układów

półprzewodnikowych, reprezentowana w Polsce

przez skandynawskiego dystrybutora ACTE, zaczyna

coraz dynamiczniej rozwijać własną rodzinę

mikrokontrolerów wykorzystujących rdzeń procesora

ARM7.

dzo złożonych aplikacji

w oparciu o jeden układ

scalony integrujący wszyst-

kie niezbędne elementy.

Procesory z serii ML674000

i ML675000 oferują szeroką

gamę zintegrowanych ukła-

dów: od pamięci RAM,

Flash, poprzez przetwornik

A/C, porty UART i SPI,

wyjścia PWM, wejście/wyj-

ście GPIO, aż po kontroler

zewnętrznej pamięci DRAM

EDO i SDRAM, przetwornik

C/A, zegar RTC czy kon-

troler USB.

Rodzina ML67Q5000

jest udoskonaloną wersją

rodziny ML67Q4000 różnią-

cą się w sposób znaczący

wydajnością obliczeniową

sięgającą 54 MIPS w po-

równaniu do 29 MIPS, co

osiągnięte zostało poprzez

zwiększenie częstotliwości

zegara jednostki centralnej,

Procesory te zyskują

sobie coraz szersze rzesze

zwolenników dzięki cenom

porównywalnym z cenami

dobrze wyposażonych mi-

krokontrolerów 8–bitowych,

szybkości działania i wy-

dajności nieporównywalnie

większej oraz łatwej dostęp-

ności kompilatorów i środo-

wisk uruchomieniowych.

Mikrokontrolery ARM

ﬁrmy OKI, dzięki rozbu-

dowanym peryferiom, dają

ogromne możliwości reali-

zowania praktycznie bar-

Elektronika Praktyczna 7/2005

S P R Z Ę T

Tab. 1. Podstawowe parametry rodziny procesorów ML674K/ML675K

Rodzina ML674K Rodzina ML675K

Typ ML674000 ML674001 ML67Q4002 ML67Q4003 ML675001 ML67Q5002 ML67Q5003

Platforma uPLAT–7B

uPLAT–7D

Rdzeń CPU ARM7TDMI

Zegar Do 33MHz (29 MIPS)

Do 60MHz (54 MIPS)

Pamięć cache –

8 kB

Wbudowana

pamięć ROM

ROM–less

256 kB Flash 512 kB Flash ROM–less 256 kB Flash 512 kB Flash

Wbudowana

pamięć RAM

8 kB 32 kB

ROM/Flash, SRAM, DRAM

2 banki I/O, 4 banki I/O

DMA 2 kanały

Kontroler przerwań Wewn.: 18, Zewn.: 5; Wewn.: 23, Zewn.: 5

Timer systemowy 16–bitowy x 1 kanał

Timer rozszerzony 16–bit x 6 kanałów

PWM 16–bit x 2 kanały

WDT 16–bitowy

Iinterfejsy 2 kanały (UART) 4 kanały (UART(2), Synchronous SIO, I2C)

GPIO

32 linie 42 linie

A/C

10–bit x 8, 10–bit x 4

Zarządzanie pobo-

rem mocy

Standby (bez taktowania)

Halt (taktowana tylko CPU)

Podział częstotliwości (1/1, 1/2, 1/4, 1/8, 1/16)

Podział częstotliwości (1/1, 1/2, 1/4, 1/8, 1/16, 1/32)

Zasilanie Rdzeń: 2,5V (10%), I/O: 3,3V (10%)

a także dodanie podręcznej

pamięci cache o pojemności

8 kB znakomicie poprawia-

jącej wydajność procesora.

Pamięć cache posługuje się

blokami 16–bajtowymi pra-

cując jednocześnie w trybie

write back , co oznacza, że

przy zapisie do pamięci

dane w pierwszej kolejności

zapisywane są do pamięci

cache, dopiero przy usuwa-

niu najrzadziej używanego

bloku 16–bajtowego z pa-

mięci cache następuje jego

zapis do pamięci RAM.

W ten sposób pamięć cache

znakomicie przyspiesza za-

równo operacje odczytu jak

i zapisu, a jej działaniem

objęte są zarówno pamięć

danych RAM, jak i pamięć

programu Flash. Rodzi-

na procesorów ML674000

i ML675000 oferuje wersje

procesorów wyposażonych

w pamięć wewnętrzną:

– pamięć SRAM 32 kB

w organizacji 8 ksłów

32-bitowych, dzięki cze-

mu procesor wykonuje

operację dostępu do sło-

wa 32–bitowego w jed-

nym cyklu zegarowym.

– p a m i ę ć F l a s h

256 kB (ML67Q4002

i ML67Q5002) lub

512 kB (ML67Q4003

i ML67Q5003) w or-

ganizacji 16–bitowej.

Wbudowany kontroler

magistrali zewnętrznej

umożliwia współpracę

prezentowanych proce-

sorów z zewnętrznymi

układami we/wy, pamię-

ciami Flash, pamięcia-

mi SRAM, DRAM EDO

i SDRAM. Gdy potrzeb-

na jest większa pamięć

RAM lub pamięć pro-

gramu albo program

ma być wykonywany

z zewnętrznej pamięci

EPROM (np. urządze-

nia ﬁskalne) możliwe

jest użycie wersji pro-

cesorów pozbawionych

wewnętrznej pamię-

ci Flash (ML674000,

ML674001 i ML675001),

a w związku z tym

znacznie tańszych.

Wbudowane w proceso-

ry, sprzętowo obsługiwane

kanały DMA, odciążając

jednostkę centralną znako-

micie upraszczają i przy-

spieszają współpracę z urzą-

dzeniami wejścia–wyjścia.

Kanały DMA mogą praco-

wać z priorytetami ustawio-

nymi na stałe, jak i z prio-

rytetami rotacyjnymi typu

round robin , czyli ostatnio

obsłużony otrzymuje naj-

niższy priorytet. Możliwe

jest przesyłanie w jednym

transferze DMA bloków

o rozmiarze do 64 ksłów 8,

16 lub 32–bitowych. Wbu-

dowane kanały DMA są

bardzo atrakcyjną właści-

wością nawet w aplikacjach

nie wymagających bloko-

wych transferów danych

z/do urządzeń wejścia –

wyjścia: dzięki możliwości

programowego inicjowania

przesyłu danych typu „pa-

mięć – pamięć” poprzez

kanał DMA, możliwe jest

znaczące przyspieszenie

operacji kopiowania bloków

pamięci z wykorzystaniem

układu DMA.

Wbudowany kontro-

ler przerwań obsługuje 27

sygnałów przerwań wek-

torowych IRQ i jeden sy-

gnał szybkiego przerwania

FIQ. Spośród 27 sygnałów

IRQ 23 pochodzą od wbu-

dowanych peryferiów, a 4

pochodzą od zewnętrznych

wejść EXTINT0…3 wy-

zwalanych poziomem lub

zboczem sygnału. Każde

źródło przerwań można

niezależnie włączać i wy-

łączać, wszystkim przerwa-

niom IRQ można nieza-

leżnie przypisać priorytet,

a wbudowany kontroler

przerwań umożliwia auto-

matyczne blokowanie prze-

rwań o priorytecie równym

bądź niższym od aktualnie

przyjętego przerwania.

Użytkownik ma do dys-

pozycji 42 linie wejścia/

wyjścia ogólnego przezna-

czenia, zorganizowane w 4

porty po 8 bitów i jeden

port 10–bitowy. Każdą li-

nię wejścia/wyjścia można

niezależnie konﬁgurować

jako wejście lub jako wyj-

ście. Niektóre linie we/wy

mogą pracować jako linie

wyjść PWM o rozdzielczo-

ści 16 bitów.

Przetwornik analogo-

wo cyfrowy o rozdzielczo-

ści 10 bitów i 4 wejściach

z funkcją sample–hold ofe-

ruje unikatową i atrakcyjną

możliwość zbierania próbek

w trybie scan , w którym

przetwornik po wyzwole-

niu dokonuje przetwarzania

sygnału z wybranej liczby

wejść analogowych kolejno

w sposób automatyczny. Po

dokonanej konwersji ostat-

niego kanału możliwe jest

automatyczne ponowienie

przetwarzania lub zatrzy-

manie przetwarzania i zgło-

szenie przerwania. Możliwa

jest też praca przetwornika

A/C w sposób „klasyczny”,

kiedy to użytkownik każ-

dorazowo przed pomiarem

dokonuje wyboru kanału

i zainicjowania procesu

przetwarzania.

Zaawansowane funkcje

zarządzania energią umożli-

wiają stosowanie mikrokon-

trolerów ARM ﬁrmy OKI

w urządzeniach przeno-

śnych zasilanych z baterii.

Użytkownik ma do dys-

Elektronika Praktyczna 7/2005

Kontroler pamięci

zewnętrznej

S P R Z Ę T

kosztów i małych gabary-

tów wprowadzone zostały

wersje ML67Q4060 pozba-

wione kontrolera magistrali

zewnętrznej, dzięki czemu

obniżone zostały koszty

układu oraz liczba wypro-

wadzeń a w konsekwencji

wymiary obudowy.

IAR) jak i darmowych na

licencji GNU, jest możli-

we jest dostosowanie śro-

dowiska programistyczne-

go do potrzeb oraz posia-

danego budżetu, a nawet

możliwe jest rozpoczęcie

tworzenia aplikacji dla

procesorów ARM bez żad-

nych inwestycji w narzę-

dzia programistyczne. Po-

nadto w Internecie można

znaleźć wiele licencjono-

wanych oraz darmowych

implementacji systemów

operacyjnych czasu rze-

czywistego (eCos, RTOS),

oraz bibliotek komunika-

cyjnych np. TCP/IP, oraz

wielu przykładowych apli-

kacji (np. serwery HTTP).

Piotr Stępień, ACTE

Fot. 1. Zestaw uruchomieniowy ML675K

Narzędzia

Procesory ARM ﬁrmy

OKI można programo-

wać za pomocą interfej-

su JTAG umożliwiającego

zarówno programowanie

i debuggowanie. Producent

oferuje własny zestaw

ewaluacyjny – ML675K,

którego wygląd pokaza-

no na fot. 1 . Wbudowana

pamięć ROM z programem

startowym umożliwia pro-

gramowanie wewnętrznej

pamięci Flash poprzez

standardowy port RS232.

Dzięki dostępności wielu

narzędzi uruchomienio-

wych, zarówno odpłatnych

(między innymi ﬁrm: Keil,

pozycji trzy tryby pracy:

RUN, HALT i STANDBY.

W trybie HALT zostaje za-

trzymany zegar procesora,

wewnętrznych magistral,

ale nie jest wyłączane za-

silanie wewnętrznych ukła-

dów peryferyjnych, wyjście

z tego stanu i ponowne

uruchomienie procesora

możliwe jest poprzez zgło-

szenie przerwania. W trybie

STANDBY zostają zatrzy-

mane wszystkie wewnętrz-

ne zegary i wówczas cały

układ pobiera zaledwie

25 mA. Wyjście ze stanu

STANDBY odbywa się po-

przez zewnętrzny sygnał

przerwania lub sygnał po-

dany na port wejściowy.

W każdym z trybów pracy

użytkownik może progra-

mowo indywidualnie wy-

łączać i wyłączać poszcze-

gólne wewnętrzne bloki

funkcjonalne i wbudowane

układy peryferyjne. Często-

tliwości zegara procesora

(HCLK) i układów pery-

feryjnych (CCLK) można

zmniejszać poprzez usta-

wienie programowanego

dzielnika na 1/2, 1/4, 1/8,

1/16 lub 1/32 (tylko seria

ML67500X), co pozwala

dodatkowo obniżyć pobór

mocy wszystkich włączo-

nych i aktywnych bloków

funkcjonalnych.

Dzięki wbudowanym

kontrolerom transmisji

szeregowej SPI, I2C oraz

UART możliwe jest po-

łączenie prezentowanych

procesorów z różnymi sys-

temami lub podsystemami.

Magistrala I2C umożliwia

współpracę ze wszystkimi

urządzeniami zgodnymi ze

standardem I2C jako urzą-

dzenie nadrzędne z adreso-

waniem 7 lub 10 bitowym

w jednym z dwóch trybów

prędkości transmisji: stan-

dard 100 kb/s i fast 400

kb/s. Interfejs synchro-

nicznego we/wy szerego-

wego SPI może pracować

w trybie nadrzędnym lub

podrzędnym w prędkością

równą 1/ 8, 1/16 lub 1/32

częstotliwości zegara HCLK.

Procesory serii ML674000

i ML675000 zawierają dwa

porty UART z czego je-

den kompatybilny z po-

wszechnie znanym stan-

dardem 16550A full duplex

z kolejkami 16 bajtów dla

odbiornika i nadajnika oraz

z pełną obsługą linii mode-

mowych, drugi realizujący

podstawową funkcjonal-

ność asynchronicznego 7

lub 8 bitów danych, 1 lub

2 bity stopu, parzystość:

brak , even , odd .

W sierpniu 2005 roku

ﬁrma OKI planuje wpro-

wadzenie nowej rodzi-

ny procesorów ARM –

ML67Q4050 i ML67Q4060

będących odpowiedzą na

nowe mikrokontrolery

ARM konkurencji. Podsta-

wowe zmiany w stosunku

do obecnie istniejących

procesorów to zwiększona

do 8 liczba wejść prze-

twornika A/C, wbudowane

trzy porty UART, dwa por-

ty I2C, wbudowany zegar

RTC, pojedyncze napięcie

zasilania 2,5 V. Dla aplika-

cji wymagających niskich

Więcej informacji...

...można zasięgnąć w ﬁrmie ACTE

tel: (22) 3360211 lub w Internecie

pod adresami: http://www.okisemi.

com/eu/, http://www.hitex.co.uk/,

http://www.gnuarm.org/

Elektronika Praktyczna 7/2005

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: