O układach CMOS.pdf

Układy cyfrowe

CMOS

Układy TTL rodzin 74, 74L, 74H i 74S

wykonane były ze “zwykłych”, czyli bi−

polarnych tranzystorów.

Równocześnie podjęto próby wyko−

rzystania do budowy układów cyfrowych

tranzystorów unipolarnych z izolowaną

bramką, czyli tranzystorów MOSFET

(Metal Oxide Semiconductor Field Effect

Transistor). Pojawiły się układy logiczne

zbudowane z wykorzystaniem tranzysto−

rów polowych MOSFET z kanałem N

oraz układy z MOSFETami z kanałem P.

Nie przyjęły się jednak na rynku.

Z upływem czasu opanowano techno−

logię wykonywania w jednej kostce za−

równo tranzystorów komplementarnych:

p−MOS i n−MOS, czyli technologię CMOS

(Complementary MOS).

Szybko okazało się, że układy scalone

zbudowane w technologii CMOS mają

niezaprzeczalne zalety. Najważniejszą

jest fakt, że w stanie spoczynku prakty−

cznie nie pobierają prądu ze źródła zasila−

nia, oraz ze wejścia też nie wymagają

przepływu prądu.

Nieco uproszczony schemat wewnęt−

rzny bramki NAND w wersji CMOS poka−

zany jest na rysunku 27

w cyfrówce

część 5

Pierwsze kroki

część 5

rysunku 27. Dla niewtajem−

niczonych przygotowałem rysunek 28

rysunku 27

wertera CMOS, przy czym dodatkowo

zaznaczyłem tu pobór prądu zasilania

w zależności od napięcia wejściowego.

W praktyce zmiany stanów logicznych

są bardzo szybkie, więc układy CMOS

pobierają ze źródła zasilania krótkie,

szpilkowe impulsy prądu w momencie

przełączania. W sumie pobór prądu przez

układy CMOS zależy od częstotliwości

przełączania (a także od wspomnianej

wcześniej szkodliwej pojemności obcią−

żenie − por. rys. 24).

Widzimy tu ogromne zalety układów

CMOS:

1.w spoczynku prąd zasilający jest rów−

ny zeru − rośnie on liniowo ze wzros−

tem częstotliwości przełączania.

2.wejścia układów CMOS sterowane są

napięciowo i nie płynie tam żaden prąd

(z wyjątkiem prądu potrzebnego do

przeładowania pojemności wejściowej

bramek, równej 5...10pF).

Niestety, pierwsze układy CMOS mia−

ły liczne wady. Pomimo tych wad, zalety

przeważyły i układy CMOS bardzo szy−

bko stały się popularne.

Wady pierwszych

układów CMOS

Najważniejszą wadą pierwszych ce−

mosów była wielka podatność na uszko−

dzenia przez ładunki statyczne. Związane

rysunek 28

ilustrujący działanie tranzystorów

MOSFET z kanałem N i kanałem P. Tran−

zystory te przypominają nieco komple−

mentarne tranzystory NPN i PNP, ale

sterowane są napięciowo, to znaczy w

obwodzie bramki nie płynie prąd.

Jasne jest, że w bramce wykonanej

technologią CMOS, gdy napięcie we−

jściowe jest równe potencjałowi masy

albo potencjałowi zasilania, jedne tran−

zystory są otwarte, inne zamknięte. Prąd

ze źródła zasilania nie płynie. Natomiast

przy zmianie stanu na wejściu(ach), tran−

zystory włączają i wyłączają się płynnie,

a więc przez czas gdy napięcie ma po−

średnią wartość, przewodzą zarówno

tranzystory z kanałem N, jak i P. Na ry−

rysunek 28

Rys. 28. Zasada działania tranzystora MOSFET.

ry−

sunku 29 zobaczysz nieco uproszczoną

charakterystykę przejściową bramki in−

Rys. 27. Uproszczony schemat

wewnętrzny bramki NAND w wersji

CMOS.

Rys. 29. Charakterystyka najprostszego inwertera CMOS.

E LEKTRONIKA DLA WSZYSTKICH 5/97

rysunek 28

sunku 29

Układy cyfrowe

Rys. 30. Obwód zabezpieczjący

typowego wejścia CMOS.

jestem przewrażliwony na tym punkcie,

ale jeśli ktoś chce przestrzegać zaleca−

nych środków ostrożności − na pewno na

tym nie straci. Nie zaszkodzi na przykład

uziemienie stanowiska pracy, grota lu−

townicy czy posługiwanie się zalecanym

przez MacGyvera arkuszem czarnej gąb−

ki przewodzącej. Ale nie należy tu prze−

sadzać, no chyba, że montuje się wyjąt−

kowo kosztowne układy − wtedy ostroż−

ności i uziemiania nigdy za dużo.

Drugą poważną wadą pierwszych ce−

mosów było występowanie zjawiska za−

trzaskiwania − w literaturze określa się to

mianem latch−up. Rzecz w tym, że w uk−

ładzie scalonym oprócz elementów po−

żądanych, zaznaczonych na schemacie,

zawsze występują dodatkowe struktury

i złącza. Związane to jest z procesem

wytwarzania wielu elementów w jed−

nym płatku krzemu. W pewnych warun−

kach te dodatkowe struktury zachowują

się jak tyrystor i raz wyzwolone zaczyna−

ją przewodzić prąd. Aby przywrócić nor−

malną pracę, należy na chwilę wyłączyć

zasilanie.

Wyzwolenie wspomnianego pasożyt−

niczego “tyrystora” następuje podczas

przepływu nadmiernego prądu w obwo−

dach wejść lub wyjść. Właśnie między

innymi dlatego w katalogach układów

CMOS podaje się maksymalny prąd we−

jściowy (rzędu 10...20mA).

O jaki prąd tu chodzi, przecież wejścia

cemosów mają wcale nie pobierać prą−

du? Na rysunku 30 pokazałem ci obwód

zabezpieczenia wejścia. W rzeczywis−

tości układ zastępczy jest bardziej skom−

plikowany i oprócz pokazanych diod,

w obwodach wejść występują jeszcze

inne złącza. Jeśli mówimy o prądzie we−

jścia, chodzi o prąd, płynący przez te

dodatkowe złącza od końcówki wejścio−

wej do jednej z szyn zasilania. Prąd taki

popłynie jedynie wtedy, gdy napięcie na

koncówce wejściowej będzie większe

niż dodatnie napięcie zasilające, albo

mniejsze niż ujemne napięcie zasilające.

Pokazuje to rysunek 30. Przeanalizuj do−

kładnie ten schemat. Czasami się zdarza,

że napięcie na wejściu kostki CMOS jest

większe, niż napięcie zasilające tę kost−

kę. Wtedy prąd płynie przez diodę zabez−

pieczającą do... źródła zasilania. Czy jest

to groźne? W sumie nie, o ile tylko nie

zostanie przekroczony dopuszczalny

prąd wejściowy (w praktyce przyjmuje

się dopuszczalną wartość równą 10mA).

Przy takich prądach wejściowych zjawis−

ko latch−up w obecnie produkowanych

układach scalonych na pewno nie wystą−

pi i naprawdę nie trzeba się go obawiać.

Ale istnienie obwodu zabezpieczają−

cego (rys. 30) miewa jeszcze inne kon−

sekwencje praktyczne.

Mianowicie początkującym “cyfrow−

com” czasem zdarza się sytuacja, której

nie potrafią wyjaśnić. Wygląda na to, że

w układzie w cudowny sposób pojawia

się napięcie zasilające. Sytuacja pokaza−

na jest na rysunku 31. Rysunek 31a po−

kazuje ten zadziwiający efekt. Rysunek

31b wyjaśnia sprawę: prąd płynie przez

jedno z wejść, przez diodę zabezpiecza−

jącą do dodatniej szyny zasilania i ładuje

kondensatory filtrujące napięcie. Wszys−

tko to jest możliwe, bowiem pobór prą−

du przez układy CMOS jest niewielki i do

zasilania układu wystarczy niewielki prąd

płynący przez jedno z wejść.

Czy taki sposób zasilania wykorzystu−

je się w praktyce? Raczej nie, ale o zja−

wisku trzeba wiedzieć. Może ono bo−

wiem być bardzo niepożądane. Przykła−

dowo, ktoś chciałby zmniejszyć pobór

prądu jakiegoś rozbudowanego syste−

mu, zasilanego z baterii lub akumulato−

rów. Postanawia więc odłączyć zasilane

części układu. I co? Pomimo przerwania

obwodu zasilania, wskutek omawianego

zjawiska płynie znaczny prąd przez wy−

jścia układów współpracujących z ”wyłą−

czoną” częścią urządzenia.

Ponadto często współpracują ze sobą

dwa systemy cyfrowe, zasilane napię−

ciemi o różnej wartości. Łatwo się do−

myślić (porównaj rysunek 31b), że

z wyjść układu zasilanego wyższym na−

pięciem będą płynąć prądy przez wejścia

układów zasilanych niższym napięciem.

to było z bardzo cienką warstwą izolacyj−

ną między bramką, a kanałem tranzysto−

rów MOSFET. Warstewka ta łatwo ule−

gała nieodwracalnemu przebiciu pod

wpływem wysokiego napięcia. Takie

wysokie napięcia występują powszech−

nie wokół nas. Doświadczamy tego, nie−

kiedy nawet boleśnie, gdy nasze ubranie

naelektryzuje się i podczas jego zdejmo−

wania, czy też przy dotknięciu klamki

wręcz przeskakują iskry. Co prawda

zgromadzony ładunek elektryczny jest

niewielki, ale napięcie sięga kilku tysięcy

woltów. Takie ładunki, zwane statyczny−

mi były zmorą użytkowników pierwszych

cemosów. Wystarczyło dotknąć palcem

wyprowadzeń kostki, i można ją było wy−

rzucić do kosza. W tamtych czasach przy

montażu i uruchomianiu układów zawie−

rających kostki CMOS stosowano sze−

reg zabezpieczeń, takich jak uziemianie

całego stanowiska i metalowego blatu

stołu, a także uziemienie człowieka za

pomocą przewodzącej bransolety na rę−

kę.

Z czasem wprowadzono skuteczne

zabezpieczenia wejść. Ale i dziś w każ−

dym katalogu można znaleźć zalecenia

zachowania daleko idących środków ost−

rośności, a kostki CMOS pakowane są

bądź w przewodzącą gąbkę, bądź w an−

tystatyczne, czyli też trochę przewodzą−

ce plastikowe szyny, zwane potocznie

laskami.

Klasyczny obwód zabezpieczenia we−

jścia kostki CMOS pokazany jest na ry−

ry−

sunku 30. Rezystor ogranicza prąd, a na−

pięcie na bramce nie może zanadto

wzrosnąć, bo prąd popłynie przez jedną

z diod do którejś z szyn zasilających. Za−

bezpieczenie jest 100−procentowo sku−

teczne, gdy obie szyny zasilające są ze

sobą zwarte, albo przynajmniej połączo−

ne rezystorem o niewielkiej wartości,

bądź kondensatorem. W praktyce przy

montażu układów CMOS na płytce dru−

kowanej, zaleca się wlutowanie na po−

czątek wszystkich kondensatorów od−

sprzęgających zasilanie, a potem przy lu−

towaniu kostki, lutowanie w pierwszej

kolejności nóżek zasilania. Dziś prawie

nikt nie przestrzega zalecanych środków

ostrożności i lutowane układy jakoś nie

ulegają uszkodzeniu. Ja osobiście nie

Rys. 31a. Obecność napięcia przy wyłączeniu zasilania części układu.

Rys. 31b. Wyjaśnienie zjawiska.

E LEKTRONIKA DLA WSZYSTKICH 5/97

sunku 30

Układy cyfrowe

rysunku 32.

Tym razem nie ma diody dołączonej do

dodatniej szyny zasilania i nie wystąpi

przepływ prądu do tej szyny. Szczegóły

podam ci przy omawianiu bramek rodzi−

ny CMOS4000.

Ale najprostszym, często stosowa−

nym sposobem uniknięcia niespodzia−

nek jest włączenie na wejściu układu

CMOS dodatkowego rezystora szerego−

wego Rs o rezystancji nie większej niż

10k W − patrz rysunek 33

rysunku 32

wiła się rodzina 74C obejmująca odpo−

wiedniki kostek 74 wykonane w techno−

logii CMOS − można je było poznać po li−

terce C w oznaczeniu (74C00, 74C90).

Wydawało się, że standardowi TTL wy−

wodzącego się od rodziny 74 nic nie za−

grozi.

Tymczasem przed ponad dwudziestu

laty firma RCA wprowadziła na rynek zu−

pełnie inną rodzinę zwaną CMOS 4000.

W kostkach tej rodziny układ wyprowa−

dzeń był inny, niż w kostkach serii 74.

Zaproponowano po prostu nowy stan−

dard. Ktoś mógłby pomyśleć, że nowy

standard nie przyjmie się na rynku i na

placu boju pozostaną tylko dobrze znane

kostki (bipolarne i CMOS) w standardzie

TTL. Stało się jednak inaczej.

Obecnie mamy więc następującą sy−

tuację: na rynku występują generalnie

dwie wielkie grupy. Jedna to kostki wy−

wodzące się ze standardowej rodziny 74

(mające ogólnie rzecz biorąc, jednakowy

układ wyprowadzeń). Początkowo

wszystkie kostki wywodzace się od serii

74 były zasilane

napięciem 5V

±0,5V i wykonane

były w technologii

bipolarnej. Obec−

nie spotyka się

spokrewnione ro−

dziny wykonane

w technologii CMOS,

mogące pracować

w zakresie od

2...6V, a nawet przy napięciu zasilającym

1V.

Druga duża grupa to kostki CMOS

4000. Kostki grupy CMOS4000 tworzą

jedną rodzinę − nie ma tu różnych rodzin,

na przykład LS, H, C, itp.

Wszystkie kostki CMOS rodziny 4000

mogą być zasilane dowolnym napięciem

z zakresu 3...18V

ECL

Przed laty produkowano też kilka in−

nych rodzin układów logicznych, między

innymi w technologii MOS. Ze względu

na liczne wady nie zdobyły one popular−

ności i nawet nie warto o nich wspomi−

nać.

Rys. 33. Dodatkowe zabezpieczenie

wejścia szeregowym rezystorem.

rysunek 33. Rezystor ten

nie powinien mieć jednak wartości dużo

większej niż 10k W , bowiem należy pa−

miętać, że wejście każdego układu

CMOS ma pewną pojemność, którą trze−

ba przeładować przy zmianie stanu lo−

gicznego. Pojemność ta jest rzędu

5...10pF. Powstały obwód Rs C opóźni

więc sygnał, a przy bardzo dużej wartoś−

ci Rs może nawet doprowadzić do

szkodliwych drgań, o których wspomnia−

łem wcześniej.

Z dotychczas podanych informacji

wynika jasno, że wejścia wszystkich

kostek CMOS mają zupełnie inne właści−

wości, niż wejścia układów bipolarnych

TTL. Tłumaczyłem ci, że pozostawienie

wejść TTL niepodłączonych, jest równo−

znaczne z podaniem stanu wysokiego.

Wynika to z przyjętego rozwiązania ukła−

dowego.

A jak to jest z wejściami kostek

CMOS? Czy potrafisz samodzielnie od−

powiedzieć na to pytanie?

Otóż wejść układów logicznych

CMOS nie wolno pozostawiać niepodłą−

czonych. W układach bipolarnych TTL

w zasadzie można pozostawić niepodłą−

czone wejścia, ale nie zaleca się tego, ze

względu na ewentualne indukowane

z zewnątrz zakłócenia. Natomiast nie

sposób przewidzieć, jaki stan pojawi się

na niepodłączonym wejściu kostki

CMOS. Praktycznie nie płyną tam żadne

prądy (prąd wsteczny diod zabezpiecza−

jących można pominąć). Oporność we−

jściowa jest bardzo duża i napięcie na

pojemności wejściowej może się zmie−

niać pod wpływem zakłóceń. Często nie−

podłączona nóżka wejścia działa jak an−

tena, zakłocenia powodują zmiany napię−

cia wejściowego i na wyjściu pojawia się

przypadkowy przebieg zmienny, nierza−

dko o częstotliwości sieci 50Hz. Takie

niekontrolowane zmiany napięcia we−

jściowego i drgania zwiększają pobór

prądu zasilania (porównaj rysunek 29).

Dlatego zapamiętaj raz na zawsze: nie

wolno pozostawiać niewykorzystanych

wejść typowych układów logicznych

CMOS “wiszących w powietrzu”. Za−

wsze należy je łączyć albo do masy, albo

do plusa zasilania −

bezpośrednio lub

przez rezystor

0...100k W .

Tę zasadę moc−

no wbij sobie do

głowy.

Teraz parę słów

o wyjściach

CMOS. W rzeczy−

wistości w obwo−

dach wyjściowych, oprócz tranzystorów,

występują dodatkowe złącza − diody, po−

kazane na rysunku 34

Nie wolno pozostawiać wejść

układów CMOS “wiszących w

powietrzu”, czyli

niepodłączonych. Należy je

podłączyć albo do masy, albo

plusa zasilania, albo wyjść

innych układów CMOS.

rysunku 34. To pokazuje, że

nawet przy próbie podania z zewnątrz na

wyjście napięcia większego niż dodatnie

napięcie zasilania (lub niższego niż po−

tencjał masy), napięcie na tym wyjściu

nie będzie większe od napięcia zasilają−

cego o spadek napięcia na diodzie, czyli

o około 0,7V (niższe o 0,7V od potencjału

masy).

Krótko mówiąc, na wyjścia nie wolno

podawać napięć (nawet krótkotrwałych

przepięć) wykraczających poza napięcie

zasilania − w skrajnym przypadku może

to doprowadzić do wystąpienia wcześ−

niej omówionego zjawiska zatrzaskiwa−

nia (latch−up).

Nastraszyłem cię tutaj możliwością

uszkodzenia, zjawiskiem zatrzaskiwania

i dziwnymi drogami prądu w kostkach

CMOS. Przykro mi − jeśli chcesz być dob−

rym elektronikiem musisz dobrze rozu−

mieć te sprawy, by nie popełnić błędów.

Rodziny układów CMOS

Jak ci wspomniałem, rozkład wypro−

wadzeń bipolarnej rodziny TTL74 szybko

stał się niekwestionowanym standar−

dem. Nie zdziwi cię wiec informacja, że

po opanowaniu technologii CMOS poja−

rysunku 34

Rys. 32. Obwód zabezpieczeń

niektórych kostek CMOS (4049, 4050).

Rys. 34. Obwody wyjściowe układów

CMOS.

E LEKTRONIKA DLA WSZYSTKICH 5/97

Co zrobić? Przewidując nietypowe za−

stosowania, producenci układów CMOS

zaprojektowali dwie kostki, które mają

inny obwód zabezpieczenia wejścia. Ob−

wód ten pokazany jest na rysunku 32

rysunku 32

rysunek 33

Układy cyfrowe

Wyjątkiem jest oparta na tranzysto−

rach bipolarnych rodzina ECL (Emiter

Coupled Logic), która przez minione

dwadzieścia lat rozwinęła się i do dziś

jest obecna na rynku. Kostki ECL są naj−

szybsze z powszechnie dostępnych. Ich

czasy opóźnienia są rzędu nawet poniżej

1 nanosekundy, a więc układy te mogą

pracować przy częstotliwościach powy−

żej 1GHz. Kostki te praktycznie nie są

używane przez amatorów.

Dalszy rozwój

standardu 74

Rozwój grupy TTL, wywodzącej się

od rodziny 74, poszedł w dwóch kierun−

kach. Jeden kierunek to poprawa szyb−

kości i zmniejszanie mocy pobieranej

przez układy zawierające “zwykłe”, czyli

bipolarne tranzystory. Tu niepodzielnie

zakrólowały tranzystory ze złączem

Schottky’ego. (Szczegóły nie są istotne −

tranzystory takie są po prostu szybsze

od zwykłych npn i pnp.) Pojawiła się ro−

dzina 74LS (Low−power Schottky). Przy

szybkości takiej jak standardowe kostki

74, układy 74LS pobierają dziesięciokrot−

nie mniej mocy i mają dziesięciokrotnie

mniejsze prądy wejściowe w stanie nis−

kim. Kostki tej rodziny są bardzo popular−

ne do dziś.

Pojawiła się rodzina 74F, która jest

nieco szybsza od poznanej wcześniej ro−

dziny 74S, ale pobiera dużo mniej prądu.

Obecnie kostki te używane są w urzą−

dzeniach pracujących przy częstotliwoś−

ci ponad 100MHz.

Drugi kierunek rozwoju, to wykorzys−

tanie zalet technologii CMOS. Choć ro−

dzina 74C nie zagościła dłużej na rynku,

szybko powstały rodziny HC i HCT.

Określenie HC(T) pochodzi od High−spe−

ed CMOS (TTL). Tu doszliśmy do ważne−

go momentu rozważań.

Czy domyślisz się sam, czym różnią

się kostki HC i HCT?

Jest to ważna sprawa praktyczna, dla−

tego musimy sięgnąć do korzeni.

Nieprzypadkowo tłumaczyłem ci

wcześniej, że wszystko zaczęło się od

tak zwanej serii standardowej o oznacze−

niu 74. Przyjęte wówczas rozwiązanie

układowe narzuciło na wiele lat pewien

standard. Nie chodzi tu o rozkład wypro−

wadzeń, tylko o parametry wejścia (i nie−

które parametry wyjścia). Zarówno

w układach serii standardowej, jak

i w bipolarnych rodzinach pochodnych

(74L, 74H, 74S, 74LS, 74F, 74AS), próg

przełączania wejścia był na poziomie

około 1,5V, a dozwolone poziomy logicz−

ne na wejściu były takie same:

L=0...0,8V, H=2,0...5,5V. Analogicznie

wydajność prądowa wyjść w stanie wy−

sokim była kilkakrotnie mniejsza, niż

w stanie niskim. Choć w późniejszych

rodzinach można już było zastosować (i

stosowano) zupełnie inne rozwiązania

układowe, nadal trzymano się standardu,

w którym w stanie niskim z wejść wy−

pływa prąd, a pozostawienie wejść “w

powietrzu” jest traktowane jako stan

wysoki. Trzymanie się tych zasad nie

wynikało już z ograniczeń technologii,

a jedynie z potrzeby zapewnienia pełnej

wymienności nowych i starych serii. To

są właśnie te zaszłości, które ciągną się

przez dziesięciolecia.

Jeszcze raz ci powtarzam − próg prze−

łączania, dozwolone poziomy logiczne,

traktowanie niepodłączonych wejść

i kierunek prądu wejściowego w stanie

niskim we wszystkich rodzinach kostek

74 zbudowanych z tranzystorów bipolar−

nych są takie same.

I oto weszła zupełnie inna technologia

− CMOS. Przy sterowaniu napięciowym,

gdy podczas pracy nie płynęły prądy we−

jściowe, aż się prosiło odejść od utartych

standardów. Dotyczyło to przede wszys−

tkim progu przełączania, przyjętych po−

ziomów logicznych i wynikających z te−

go małych marginesów zakłóceń. Jeśli

dwa tranzystory wejściowe (patrz rysu−

nek 27) mają jednakowe parametry, wte−

dy próg przełączania bramki będzie wy−

padał w połowie napięcia zasilającego.

Oczywiście zwiększy to marginesy za−

kłoceń i poprawi odporność na zakłóce−

nia. Wydawało się, że przeniesienie pro−

gu przełączania z 1,5V na połowę napię−

cia zasilającego (2,5V) jest nieuniknione

i oczywiste.

Ale konstruktorzy przyzwyczaili się

przez lata do pierwotnego standardu (bi−

polarnego). Szczerze mówiąc, chyba

głównie ze względu na to przyzwyczaje−

nie, producenci układów cyfrowych

wprowadzili dwie niemal identyczne ro−

dziny CMOS: 74HC i 74HCT. Rodzina

74HC ma próg przełączania na poziomie

50% napięcia zasilającego, i (zapamiętaj

to!) może być zasilana napięciem od

2...6V.

Natomiast rodzina 74HCT jest rekla−

mowana jako ścisły odpowiednik ukła−

dów bipolarnych standardu TTL.

W związku z tym zakres napięć zasi−

lania ograniczono do 4,5...5,5V, a próg

przełączania wynosi, tak tak jak we

wszystkich kostkach bipolarnych TTL −

około 1,5V. Osiągnięto to różnicując bu−

dowę wejściowych tranzystorów z kana−

łem P i N.

Ale na tym podobieństwa się kończą.

Na wejściu nie wbudowano rezystora

podciągającego, więc wejście sterowa−

ne jest napięciowo, i nie płyną tam żad−

ne prądy. Jak ci tłumaczyłem, wejście

pozostawione “w powietrzu” przyjmuje

jakiś przypadkowy stan, zależny od prą−

dów upływu wbudowanych diod zabez−

pieczających oraz od ładunku zgroma−

dzonego na pojemności wejściowej

bramki.

Jeszcze raz ci przypomnę, że w prze−

ciwieństwie do bipolarnych układów

TTL, we wszystkich kostkach CMOS

(także 74HC i 74HCT) nie wolno pozosta−

wiać niepodłączonych wejść − trzeba je

połączyć z masą albo plusem zasilania.

Układy rodziny 74HCT (tak samo jak

74HC) mają symetryczne charakterysty−

ki wyjściowe. To znaczy, że wydajności

prądowe wyjść są takie same w stanie

wysokim i niskim (w praktyce wydaj−

ność ta wynosi kilkadziesiąt mA).

Może zapytasz, po co tak duży prąd

wyjściowy, jeśli następne wejścia wcale

nie pobierają prądu? Kostki 74HC

i 74HCT są szybkie, mogą pracować przy

częstotliwościach do 40...60MHz i duża

wydajność prądowa pomaga szybko

przeładować pasożytnicze pojemności

pokazane na rysunkach 24 i 33b.

Opracowano także jeszcze szybsze

rodziny CMOS, stanowiące konkurencję

dla bipolarnej rodziny 74F. Kostki rodzin

74AC, 74ACT (Advanced CMOS), 74ABT

(Advanced BiCMOS − technologia mie−

szana, wykorzystująca w jednej kostce

tranzystory bipolarne i MOSFET) mogą

pracować przy częstotliwościach znacz−

nie powyżej 100MHz. Podobnie, jak

w przypadku 74HC, rodzina 74AC ma za−

kres napięć zasilania 2...6V i próg przeła−

czania na poziomie połowy napięcia zasi−

lającego. Rodzina 74ACT, analogicznie

jak 74HCT, reklamowana jest jako ścisły

zamiennik bipolarnych kostek TTL.

To nie koniec rozwoju kostek 74.

Obecnie większość szybkich mikropro−

cesorów i pamięci zasilana jest napię−

ciem rzędu 3V. Przed kilku laty wypusz−

czono więc kilka nowych rodzin układów

74. Nie są to rodziny zbyt liczne, bowiem

zawierają jedynie układy sprzegajace

i sterujące, potrzebne do systemów

komputerowych. Niektóre z tych kostek

mogą być zasilane napięciem rzędu

1...1,3V. A oto niektóre nowe rodziny:

74LV, 74LVC, 74LVT, 74HLL, 74ALVC,

74LCX. Tego typu kostki zasadniczo nie

leżą w zakresie zainteresowań amato−

rów. Przyczyna jest prozaiczna: niektóre

z nich nie są produkowane w obudo−

wach DIL, a tylko w maleńkich obudo−

wach przeznaczonych do montażu po−

wierzchniowego.

Jako ciekawostkę podam informację,

że niektóre z wymienionych niskowol−

towych kostek zasilanych napięciem

3...3,6V mogą bezpośrednio współpra−

cować z kostkami zasilanymi napięciem

5V. Jest to możliwe dzięk specyficznej

budowie wejść i wyjść takich układów.

Piotr Górecki

E LEKTRONIKA DLA WSZYSTKICH 5/97

Piotr Górecki

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: